开yun体育网
为三维堆叠二维芯片提供新旅途。
一种新的半导体手艺有望匡助改日AI芯片进一步减弱尺寸并降顽劣耗。韩国科学手艺院揣摸团队诓骗一种单一材料，处理了原子级薄层半导体濒临的关节贫穷之一——若何高效注入电荷。这项手艺有望应用于下一代AI芯片和低功耗半导体器件。通过将多层超薄半导体垂直堆叠，不错在更小的芯单方面积内集成更多器件，从而进步芯片集成密度和性能。
韩国科学手艺院校长Choongsik Bae于9月16日告示，由化学与生物分子工程系Joonki Suh拔擢换取的揣摸团队开辟出一种基于二硒化锡（SnSe₂）的“通用范德华隧穿注入器（universal van der Waals tunneling injector）”。这种单一材料不错向两种不同类型的原子级薄层半导体沟谈高效注入电荷。该揣摸由韩国科学手艺院相连延世大学、中国北京筹商科学揣摸中心、韩国科学手艺揣摸院、汉阳大学、蔚山科学手艺院以及三星电子共同开展。
二维半导体濒临电荷注入贫穷
晶体管是一种约略戒指电流流动的袖珍开关。从智高手机、电脑所使用的芯片，到先进AI处理器，险些统共半导体芯片皆包含大批晶体管。晶体管大约不错分为n型和p型两类。在n型晶体管中，“电子”细密传导电流；而在p型晶体管中，电流则由“空穴”传导。空穴是电子缺失造成的情景，不错发挥为带正电的载流子。
当代半导体芯有顷时将n型和p型晶体管勾通，组成互补金属氧化物半导体（CMOS）电路，在结束高速初始的同期裁汰功耗。比年来，厚度不错小于1纳米的二维半导体缓缓成为减弱芯片尺寸、降顽劣耗的潜在材料。由于其原子级超薄结构，这类材料还不错进行多层垂直堆叠，在通常芯单方面积内集成更多晶体管。但若何将电荷高效注入如斯薄的半导体，一直是落幕其性能的关节贫穷。传统花样每每需要径直在二维半导体名义千里积金属电极，但在制造历程中可能松弛二维材料脆弱的原子结构。同期，金属与半导体之间造成的界面还可能产生能量势垒，禁绝电子或空穴注入。
关于原子级薄层半导体而言，电荷干预器件的“进口”因此成为制约晶体管性能的遑急瓶颈。更复杂的是，n型和p型沟谈每每需要不同的构兵条目，因此以前往往需要分裂针对两种器件优化电极材料。
一种材料，同期结束两种电荷注入
为处理这一问题，揣摸团队选拔了一种材料——二硒化锡（SnSe₂）。SnSe₂是一种由锡（Sn）和硒（Se）组成的层状半导体。与传统金属电极不同，SnSe₂与半导体沟谈之间并不会造成热烈的化学键，而是通过被称为“范德华力”的弱原子间作使劲结束构兵。这种花样约略保护原子级薄层沟谈，同期造成愈加洁净、均匀的界面。更关节的是，当SnSe₂与不同类型的二维半导体勾通时，不错造成不同但均有益于电荷注入的通谈。
当SnSe₂与p型二硒化钨（WSe₂）勾通时，两种材料造成III型，也称“破缺型（broken-gap）”能带陈设，不错结束高效的带间隧穿。在这一历程中，载流子并不需要获取饱和能量越过能量势垒，而是不错通过量子力学中的隧穿效应径直穿过势垒。而当SnSe₂与n型二硫化钼（MoS₂）勾通时，则会造成另一种异质结。在外加栅极电场作用下，电子注入势垒会发生从头塑形并变窄，使电子约略通过隧穿效应穿过势垒。换言之，以前n型和p型晶体管每每需要分裂优化电荷注入电极，而SnSe₂不错动作一种共同的注入材料，通过不同的隧穿机制适配两种不同极性的半导体沟谈。
p型驱动电流进步超1000倍
执行成果涌现，该手艺带来了显贵的性能进步。在p型WSe₂晶体管中，与传统镍（Ni）电极比较，遴选SnSe₂注入器后，最大驱动电流进步相当1000倍。驱动电流是指晶体管处于导通情景时约略提供的最大电流，是量度晶体管驱动智力的遑急倡导。在n型MoS₂晶体管中，SnSe₂注入器结束了陡峻开关特质，开关电流比相当10⁹，即相当10亿。这意味着器件在开启情景下约略有用传导电流，同期在关闭情景下约略大幅扼制电流。
揣摸团队还进一步制造了CMOS反相器。动作数字电路的基本组成单位，CMOS反相器由n型和p型晶体管共同组成。执行成果涌现，该器件约略在重迭输入信号下褂讪初始。
为三维堆叠二维芯片提供新旅途
这项揣摸的中枢孝顺在于讲明了一种单一材料不错同期向两种类型的超薄半导体高效注入电荷，从而冲破了传统n型和p型器件需要分裂遴选不同优化电极的有打算。揣摸团队以为，跟着径直滋长、大面积制造和器件集成手艺进一步发展，二维半导体改日有望进行多层垂直堆叠，造成三维芯片架构。这种架构不错在通常芯单方面积内集成更多晶体管，同期引申更多功能，并裁汰合座功耗，有望为下一代AI处理器和超低功耗电子诞生的发展提供新的手艺旅途。
Joonki Suh拔擢默示：“这项揣摸讲明，单层二维半导体濒临的最具挑战性的瓶颈之一——高效电荷注入——不错通过单一材料平台得到处理。”他进一步默示开yun体育网，跟着径直滋长和大面积加工手艺不断逾越，这一模范有望加速低功耗二维CMOS集成电路的本体应用。